可编程逻辑门阵列-可编程逻辑门阵列式
今天给大家分享可编程逻辑门阵列，其中也会对可编程逻辑门阵列式的内容是什么进行解释。
文章信息一览：
FPGA与CPLD的区别在哪?
逻辑结构不同：CPLD类似PAL、GAL，拥有丰富的组合逻辑电路资源。FPGA：类似门阵列，拥有丰富的触发器、存储器资源；CPU、DSP等IP核。集成度不同：CPLD：500~50000门；CPLD：500~50000门；FPGA：1K~10M门。互连结构不同：CPLD：等长度的互连线资源，其特点是延时相等。
结构不同，FPGA是门整列，也就是很多逻辑块（CLB）的阵列，CPLD是逻辑单元组成宏单元，然后很多宏单元的重复；2，工艺不同，FPGA基本是SRAM工艺，可以做到很大容量，而CPLD有FLASH和EEPROM工艺，容量受限；工艺差别也导致FPGA是易失性器件，需要每次上电加载，而CPLD编程一次可以永久保留。3，作用不同。
FPGA是细粒器件，其基本单元和路由结构都比CPLD的小。FPGA是“寄存器丰富”型的（即其寄存器与逻辑门的比例高），而CPLD正好相反，它是“逻辑丰富”型的。很多设计人员偏爱CPLD是因为它简单易用和高速的优点。CPLD更适合逻辑密集型应用，如状态机和地址解码器逻辑等。
电路中prog是什么意思
不一定需要接。以AT89C51单片机为例，第29脚是PSEN（外部存储器读选通信号），如果没有外接存储器的话，就不需要接。第30脚是ALE/PROG（地址锁存允许信号）：如果没有使用地址锁存器的话，也不需要接。
⒉ 时钟：XTALXTAL2 - 晶体振荡电路反相输入端和输出端。 ⒊ 控制线：控制线共有4根， ⑴ ALE/PROG：地址锁存允许/片内EPROM编程脉冲 ① ALE功能：用来锁存P0口送出的低8位地址 ② PROG功能：片内有EPROM的芯片，在EPROM编程期间，此引脚输入编程脉冲。 ⑵ PSEN：外ROM读选通信号。
在使用内部振荡电路时，这两个端子用来外接石英晶体，振荡频率为晶振频率，振荡信号送至内部时钟电路产生时钟脉冲信号。若***用外部振荡电路，则XTAL2用于输入外部振荡脉冲，该信号直接送至内部时钟电路，而XTAL1必须接地。
关于可编程逻辑门阵列，以及可编程逻辑门阵列式的相关信息分享结束，感谢你的耐心阅读，希望对你有所帮助。
